Spezifizéierung
T5L0 ASIC | T5L0 ASIC ass e Low-Power, kosteneffektiv, GUI an Applikatioun héich integréiert Single-Chip Dual-Core ASIC entworf vun DWIN Technology fir kleng Gréisst LCD a Mass produzéiert am Joer 2020. |
Faarf | 262K Faarwen | ||
LCD Typ | IPS, TFT LCD | ||
Vue Wénkel | Breet Sicht Engel, typesche Wäert vun 85°/85°/85°/85°(L/R/U/D) | ||
Display Beräich (AA) | 48,96 mm (W) × 73,44 mm (H) | ||
Opléisung | 320 × 480 | ||
Backlight | LED | ||
Hellegkeet | DMG48320F035_01WTC:300nit DMG48320F035_01WTCZ01:300nit Spezifikatioune vun DMG48320F035_01WTCZ02:50 DMG48320F035_01WTR:300nit DMG48320F035_01WN:350nit |
Power Volt | 3,6 ~ 5,5 V | ||
Operatioun Aktuell | 165mA VCC = 5V, max Géigeliicht | ||
70mA VCC = 5V, Géigeliicht aus |
Aarbechtstemperatur | -10 ℃ ~ 60 ℃ | ||
Späichertemperatur | -20 ℃ ~ 70 ℃ | ||
Aarbecht Fiichtegkeet | 10% ~ 90% RH, typesche Wäert vun 60% RH |
Benotzer Interface | 50 Pin_0.5mm FPC | ||
Baudrate | 3150 ~ 3225600 bps | ||
Ausgangsspannung | Ausgang 1;3.0~3.3 V | ||
Ausgang 0;0~0,3 V | |||
Input Volt (RXD) | Input 1; 3.3V | ||
Input 0;0~0,5V | |||
Interface | UART2: TTL; UART4: TTL; (Nëmme verfügbar no der OS Konfiguratioun UART5: TTL; (Nëmme verfügbar no der OS Konfiguratioun) | ||
Daten Format | UART2: N81; UART4: N81/E81/O81/N82;4 Modi (OS Konfiguratioun) UART5: N81/E81/O81/N82;4 Modi (OS Konfiguratioun) |
Pin | Definitioun | I/O | Funktionell Beschreiwung |
1 | 5V | I | Stroumversuergung, DC3.6-5.5V |
2 | 5V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 Input ADCs.12-Bit Opléisung am Fall vun 3.3V Energieversuergung.0-3.3V Input Volt.Ausser AD6 ginn d'Reschtdaten an den OS Kär iwwer UART3 an Echtzäit mat 16KHz Samplingrate geschéckt.AD1 an AD5 kënne parallel benotzt ginn, an AD3 an AD7 kënne parallel benotzt ginn, wat entsprécht zwee 32KHz Sampling AD.AD1, AD3, AD5, AD7 kënnen parallel benotzt ginn, wat gläich ass mat enger 64KHz Sampling AD;d'Daten ginn 1024 Mol summéiert an dann duerch 64 gedeelt fir en 64Hz 16bit AD Wäert duerch Iwwersampling ze kréien. |
7 | AD 6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD 2 | I | |
11 | 3.3 | O | 3.3V Ausgang, maximal Belaaschtung vun 150mA. |
12 | SPK | O | Extern MOSFET fir Buzzer oder Lautsprecher ze fueren.Den externen 10K Widderstand sollt op de Buedem gezunn ginn fir sécherzestellen datt d'Energieniveau niddereg ass. |
13 | SD_CD | I/O | SD / SDHC Interface, De SD_CK verbënnt en 22pF Kondensator mat GND no bei der SD Kaart Interface. |
14 | SD_CK | O | |
15 | SD_D3 | I/O | |
16 | SD_D2 | I/O | |
17 | SD_D1 | I/O | |
18 | SD_D0 | I/O | |
19 | PWM0 | O | 2 16-Bit PWM Ausgang.Den externen 10K Widderstand sollt op de Buedem gezunn ginn fir sécherzestellen datt d'Energieniveau niddereg ass. Den OS Kär kann an Echtzäit iwwer UART3 kontrolléiert ginn |
20 | PWM 1 | O | |
21 | P3.3 | I/O | Wann Dir RX8130 oder SD2058 I2C RTC benotzt fir mat béide IOs ze verbannen, soll SCL mat P3.2 verbonne sinn, an SDA verbonne mat P3.3 parallel mat 10K Resistor Pull-up op 3.3V. |
22 | P3.2 | I/O | |
23 | P3.1/EX1 | I/O | Et kann als externen Ënnerbriechung 1 Input zur selwechter Zäit benotzt ginn, an ënnerstëtzt souwuel niddereg Spannungsniveau oder Trailerrand Ënnerbriechungsmodi. |
24 | P3.0/EX0 | I/O | Et kann als externen Ënnerbriechung 0 Input zur selwechter Zäit benotzt ginn, an ënnerstëtzt souwuel niddereg Spannungsniveau oder Trailerrand Ënnerbriechungsmodi |
25 | P2.7 | I/O | IO Interface |
26 | P2.6 | I/O | IO Interface |
27 | P2.5 | I/O | IO Interface |
28 | P2.4 | I/O | IO Interface |
29 | P2.3 | I/O | IO Interface |
30 | P2.2 | I/O | IO Interface |
31 | P2.1 | I/O | IO Interface |
32 | P2.0 | I/O | IO Interface |
33 | P1.7 | I/O | IO Interface |
34 | P1.6 | I/O | IO Interface |
35 | P1.5 | I/O | IO Interface |
36 | P1.4 | I/O | IO Interface |
37 | P1.3 | I/O | IO Interface |
38 | P1.2 | I/O | IO Interface |
39 | P1.1 | I/O | IO Interface |
40 | P1.0 | I/O | IO Interface |
41 | UART4_TXD | O | UART 4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART 5 |
44 | UART5_RXD | I | |
45 | P0.0 | I/O | IO Interface |
46 | P0.1 | I/O | IO Interface |
47 | CAN_TX | O | KAN Interface |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (UART0 Serien Hafen vum OS Kär) |
50 | UART2_RXD | I |
Modell: TC041C11 U(W) 04