Spezifizéierung
T5L0 ASIC | Entwéckelt vun DWIN.Masseproduktioun am Joer 2020, 1MBytes Nor Flash um Chip, 128Kbytes variabel Späicherplatz fir Datenaustausch mam OS CPU Core a Memory.Zyklus ëmschreiwen: iwwer 100.000 Mol |
Faarf | 262K Faarwen | ||
LCD Typ | TN, TFT LCD | ||
Vue Wénkel | Normale Bléckwénkel, typesche Wäert vun 70°/70°/30°/40°(L/R/U/D) | ||
Display Beräich (AA) | 154,08 mm (W) × 85,92 mm (H) | ||
Opléisung | 800 × 480 | ||
Backlight | LED | ||
Hellegkeet | DMG80480F070_01WN: 250 nit | ||
DMG80480F070_01WTR: 200nit |
Typ | RTP (Resistive Touch Panel) | ||
Struktur | ITO Film + ITO Glas | ||
Touch Modus | Ënnerstëtzt Punkt Touch an Drag | ||
Surface Hardness | 3H | ||
Liicht Iwwerdroung | Iwwer 80% | ||
Liewen | Doting> 1.000.000 Mol;Schlag > 100.000 Mol;150g Kraaft, zréck a viraus als zweemol gezielt |
Power Volt | 3,6 ~ 5,5 V | ||
Operatioun Aktuell | VCC = +5V, Backlight op, 410mA | ||
VCC = +5V, Backlight aus, 115mA |
Aarbechtstemperatur | -10 ℃ ~ 60 ℃ | ||
Späichertemperatur | -20 ℃ ~ 70 ℃ | ||
Aarbecht Fiichtegkeet | 10% ~ 90% RH, typesche Wäert vun 60% RH |
Baudrate | 3150 ~ 3225600 bps | ||
Ausgangsspannung | Ausgang 1, Iout = 8mA;3.0~3.3V | ||
Ausgang 0, Iout =-8mA;0~0,3V | |||
Input Volt(RXD) | Input 1; 3.3V | ||
Input 0;0~0,5V | |||
Interface | UART2: TTL; | ||
UART4: TTL; (Nëmme verfügbar no der OS Konfiguratioun) | |||
UART5: TTL; (Nëmme verfügbar no der OS Konfiguratioun | |||
Daten Format | UART2: N81; | ||
UART4: N81/E81/O81/N82;4 Modi (OS Konfiguratioun) | |||
UART5: N81/E81/O81/N82;4 Modi (OS Konfiguratioun) | |||
Socket | 50 Pin_0.5mm FPC | ||
Flash | 8M Bytes |
PIN | Definitioun | I/O | Funktionell Beschreiwung |
1 | +5 V | I | Stroumversuergung, DC3.6-5.5V |
2 | +5 V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 Input ADCs.12-Bit Opléisung am Fall vun 3.3V Energieversuergung.0-3.3V Input Stroumspannung.Ausser AD6 ginn d'Reschtdaten op den OS Kär iwwer UART3 geschéckt Echtzäit mat 16KHz Sampling Taux.AD1 an AD5 kënne benotzt ginn parallel, an AD3 an AD7 kënnen parallel benotzt ginn, wat zwee entsprécht 32KHz Sampling AD.AD1, AD3, AD5, AD7 kann parallel benotzt ginn, déi entsprécht engem 64KHz Sampling AD;d'Daten sinn 1024 Mol zesummegefaasst an dann gedeelt duerch 64 fir e 64Hz 16bit AD Wäert duerch Iwwersampling ze kréien. |
7 | AD 6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD 1 | I | |
11 | +3,3 | O | 3.3V Ausgang, maximal Belaaschtung vun 150mA. |
12 | SPK | O | Extern MOSFET fir Buzzer oder Lautsprecher ze fueren.Den externen 10K Resistor soll erof op de Buedem gezunn ginn fir sécherzestellen datt d'Energieniveau niddereg ass. |
13 | SD_CD | IO | SD / SDHC Interface, De SD_CK verbënnt en 22pF Kondensator mat GND no der SD Kaart Interface. |
14 | SD_CK | O | |
15 | SD_D3 | IO | |
16 | SD_D2 | IO | |
17 | SD_D1 | IO | |
18 | SD_D0 | IO | |
19 | PWM0 | O | 2 16-Bit PWM Ausgang.Den externen 10K Widderstand soll erof gezunn ginn den Terrain fir sécherzestellen datt d'Muecht op nidderegen Niveau ass.Den OS Kär kann an Echtzäit iwwer UART3 kontrolléiert ginn |
20 | PWM 1 | O | |
21 | P3.3 | IO | Wann Dir RX8130 oder SD2058 I2C RTC benotzt fir op béid IOs ze verbannen, soll SCL mat P3.2 verbonne sinn, an SDA parallel mat P3.3 verbonne sinn mat 10K resistor Pull-up ze 3.3V. |
22 | P3.2 | IO | |
23 | P3.1/EX1 | IO | Et kann als externen Ënnerbriechung benotzt ginn 1 Input gläichzäiteg, an Ënnerstëtzt souwuel niddereg Volt Niveau oder Trailing Rand Ënnerbriechung Modi. |
24 | P3.0/EX0 | IO | Et kann als externen Ënnerbriechung benotzt ginn 0 Input gläichzäiteg, an Ënnerstëtzt souwuel niddereg Volt Niveau oder Trailing Rand Ënnerbriechung Modi. |
25 | P2.7 | IO | IO Interface |
26 | P2.6 | IO | IO Interface |
27 | P2.5 | IO | IO Interface |
28 | P2.4 | IO | IO Interface |
29 | P2.3 | IO | IO Interface |
30 | P2.2 | IO | IO Interface |
31 | P2.1 | IO | IO Interface |
32 | P2.0 | IO | IO Interface |
33 | P1.7 | IO | IO Interface |
34 | P1.6 | IO | IO Interface |
35 | P1.5 | IO | IO Interface |
36 | P1.4 | IO | IO Interface |
37 | P1.3 | IO | IO Interface |
38 | P1.2 | IO | IO Interface |
39 | P1.1 | IO | IO Interface |
40 | P1.0 | IO | IO Interface |
41 | UART4_TXD | O | UART 4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART 5 |
44 | UART5_RXD | I | |
45 | P0.0 | IO | IO Interface |
46 | P0.1 | IO | IO Interface |
47 | CAN_TX | O | KAN Interface |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (UART2 Serien Hafen vum OS Kär) |
50 | UART2_RXD | I |