Spezifikatioun
| T5L0 ASIC | Den T5L0 ASIC ass en energiespuerenden, käschtegënschtegen, GUI- an Applikatiounshéichintegréierten Single-Chip Dual-Core ASIC, deen vun DWIN Technology fir kleng LCD-Bildschirmer entwéckelt a 2020 a Masse produzéiert gouf. | ||
| Faarf | 262K Faarwen | ||
| LCD-Typ | IPS-TFT-LCD, | ||
| Betrachtungswénkel | Breete Betrachterwénkel, typesche Wäert vun 85°/85°/85°/85° (L/R/U/D) | ||
| Opléisung | 480×854 | ||
| Hannergrondbeliichtung | LED | ||
| Hellegkeet | DMG85480F050_01WN:400nit DMG85480F050_01WTC:350nit DMG85480F050_01WTCZ01:350nit DMG85480F050_01WTCZ02:50nit | ||
| Typ | Kapazitiven Touchpanel | ||
| Struktur | G+G Struktur mat gehärteter Glasoberfläche an Häert ≥6H. | ||
| Liichttransmissioun | DMG85480F050_01WTC:≥85% | ||
| DMG85480F050_01WTCZ01:≥85% | |||
| DMG85480F050_01WTCZ02:≥30% | |||
| Stroumspannung | 3,6~5,5V, typesche Wäert vu 5V | ||
| Operatiounsstroum | VCC=5V, maximal Hannergrondbeliichtung, 300mA | ||
| VCC=5V, Hannergrondbild aus, 95mA | |||
| Aarbechtstemperatur | -10℃~60℃ | ||
| Lagertemperatur | -20℃~70℃ | ||
| Aarbechtsfiichtegkeet | 10%~90%RH, typesche Wäert vun 60% RH | ||
| Benotzerinterface | 50Pin_0.5mm FPC | ||
| Baudrat | 3150~3225600 bps | ||
| Ausgangsspannung | Ausgang 1; 3,0~3,3 V | ||
| Ausgang 0;0~0,3 V | |||
| Inputspannung | Input 1; 3,3V | ||
| Input 0; 0~0.5V | |||
| Interface | UART2: TTL; UART4: TTL; (Nëmmen no der Konfiguratioun vum Betribssystem verfügbar) UART5: TTL; (Nëmmen no der Konfiguratioun vum Betribssystem verfügbar) | ||
| Datenformat | UART2: N81; UART4: N81/E81/O81/N82;4 Modi (OS Konfiguratioun) UART5: N81/E81/O81/N82; 4 Modi (OS Konfiguratioun) | ||
| Pinnen | Definitioun | E-Mailen/E-Mailen | Funktionell Beschreiwung |
| 1 | 5V | Ech | Stroumversuergung, DC3.6-5.5V |
| 2 | 5V | Ech | |
| 3 | Äerd | Äerd | Äerd |
| 4 | Äerd | Äerd | |
| 5 | Äerd | Äerd | |
| 6 | AD7 | Ech | 5 Input ADCs. 12-Bit Opléisung am Fall vun enger 3,3V Stroumversuergung. 0-3,3V Inputspannung. Ausser AD6 ginn déi reschtlech Daten iwwer UART3 a Echtzäit mat enger Samplingrate vun 16KHz un den OS-Kär geschéckt. AD1 an AD5 kënne parallel benotzt ginn, an AD3 an AD7 kënne parallel benotzt ginn, wat zwou 32KHz Sampling ADs entsprécht. AD1, AD3, AD5, AD7 kënne parallel benotzt ginn, wat engem 64KHz Sampling AD entsprécht; d'Donnéeë ginn 1024 Mol summéiert an dann duerch 64 gedeelt fir e 64Hz 16bit AD-Wäert duerch Iwwersampling ze kréien. |
| 7 | AD6 | Ech | |
| 8 | AD5 | Ech | |
| 9 | AD3 | Ech | |
| 10 | AD1 | Ech | |
| 11 | +3,3 | DEN | 3,3V Ausgang, maximal Belaaschtung vun 150mA. |
| 12 | SPK | DEN | Externen MOSFET fir de Summer oder de Lautsprecher unzedreiwen. Den externen 10K Widderstand soll bis op de Buedem gezunn ginn, fir sécherzestellen, datt den Uschaltniveau niddreg ass. |
| 13 | SD_CD | E-Mailen/E-Mailen | SD/SDHC-Schnittstell, Den SD_CK verbënnt e 22pF Kondensator mat der GND no bei der SD-Kaart-Schnittstell. |
| 14 | SD_CK | DEN | |
| 15 | SD_D3 | E-Mailen/E-Mailen | |
| 16 | SD_D2 | E-Mailen/E-Mailen | |
| 17 Joer | SD_D1 | E-Mailen/E-Mailen | |
| 18 Joer | SD_D0 | E-Mailen/E-Mailen | |
| 19 Joer | PWM0 | DEN | 2 16-Bit PWM-Ausgang. Den externen 10K-Widderstand soll bis op d'Äerd gezunn ginn, fir sécherzestellen, datt den Uschaltniveau niddreg ass. Den OS-Kär kann a Echtzäit iwwer UART3 gesteiert ginn. |
| 20 | PWM1 | DEN | |
| 21 Joer | P3.3 | E-Mailen/E-Mailen | Wann Dir RX8130 oder SD2058 I2C RTC benotzt fir mat béiden IOs ze verbannen, soll SCL mat P3.2 an SDA mat P3.3 parallel mat engem 10K Widderstand op 3,3V verbonne ginn. |
| 22 | P3.2 | E-Mailen/E-Mailen | |
| 23 Joer | P3.1/EX1 | E-Mailen/E-Mailen | Et kann gläichzäiteg als externen Interrupt 1 Input benotzt ginn, an ënnerstëtzt souwuel Niddregspannungsniveau wéi och Trailing Edge Interrupt Modi. |
| 24 Joer | P3.0/EX0 | E-Mailen/E-Mailen | Et kann gläichzäiteg als externen Interrupt 0 Input benotzt ginn, an ënnerstëtzt souwuel Nidderspannungsniveau wéi och Trailing Edge Interrupt Modi. |
| 25 Joer | P2.7 | E-Mailen/E-Mailen | IO-Schnittstell |
| 26 Joer | P2.6 | E-Mailen/E-Mailen | IO-Schnittstell |
| 27 Joer | P2.5 | E-Mailen/E-Mailen | IO-Schnittstell |
| 28 Joer | P2.4 | E-Mailen/E-Mailen | IO-Schnittstell |
| 29 Joer | P2.3 | E-Mailen/E-Mailen | IO-Schnittstell |
| 30 | P2.2 | E-Mailen/E-Mailen | IO-Schnittstell |
| 31 Joer | P2.1 | E-Mailen/E-Mailen | IO-Schnittstell |
| 32 | P2.0 | E-Mailen/E-Mailen | IO-Schnittstell |
| 33 | P1.7 | E-Mailen/E-Mailen | IO-Schnittstell |
| 34 | P1.6 | E-Mailen/E-Mailen | IO-Schnittstell |
| 35 Joer | P1.5 | E-Mailen/E-Mailen | IO-Schnittstell |
| 36 | P1.4 | E-Mailen/E-Mailen | IO-Schnittstell |
| 37 Joer | P1.3 | E-Mailen/E-Mailen | IO-Schnittstell |
| 38 Joer | P1.2 | E-Mailen/E-Mailen | IO-Schnittstell |
| 39 | P1.1 | E-Mailen/E-Mailen | IO-Schnittstell |
| 40 | P1.0 | E-Mailen/E-Mailen | IO-Schnittstell |
| 41 Joer | UART4_TXD | DEN | UART4 |
| 42 | UART4_RXD | Ech | |
| 43 | UART5_TXD | DEN | UART5 |
| 44 | UART5_RXD | Ech | |
| 45 | P0.0 | E-Mailen/E-Mailen | IO-Schnittstell |
| 46 | P0.1 | E-Mailen/E-Mailen | IO-Schnittstell |
| 47 | CAN_TX | DEN | CAN-Schnittstell |
| 48 Joer | CAN_RX | Ech | |
| 49 | UART2_TXD | DEN | UART2 (UART2 serielle Port vum Betribssystemkär) |
| 50 | UART2_RXD | Ech |
